1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
|
`include "cache/defs.sv"
module cache_sram
(
input logic clk,
rst_n,
input addr_index index_rd,
index_wr,
input logic write_data,
write_state,
input addr_tag tag_wr,
input line data_wr,
input line_state state_wr,
output addr_tag tag_rd,
output line data_rd,
output line_state state_rd
);
// Existe un mito que habla de true dual-ports con byte-enables,
// probablemente no sea real:
// https://www.intel.com/content/www/us/en/docs/programmable/683082/21-3/ram-with-byte-enable-signals.html
// Es una cache one way: cada índice mapea a cada línea de cache
// (directamente mapeada)
// Define la cantidad de líneas de cache
// Cantidad de bits en addr_index = 12, entonces se le hace left shift 12
// espacios a 1. Osea, 4096 líneas de cache.
// Tenemos 4kilo-líneas de caché. Cada línea es de 128bits, osea tenemos una
// caché de 64KBi.
localparam DEPTH = 1 << $bits(addr_index);
// Estas tres secciones constituyen al caché.
// data_file: Donde se guarda la información cacheada.
// tag_file: Se guardan los tags de las líneas de caché.
// state_file: Se guarda el estado de cada línea de caché. (Acá están todos
// los estados de MESI)
line data_file[DEPTH] /*verilator public*/;
addr_tag tag_file[DEPTH] /*verilator public*/;
line_state state_file[DEPTH] /*verilator public*/;
// 3 funciones principales:
// 1. Si se necesita escribir un dato: escribe en los tag y data files en
// la posición del index de escritura
// 2. Si se necesita escribir un estado: escribe en el state file en la
// posición del index de escritura
// 3. Cada ciclo retorna siempre lo que esté en todos los files en la
// posición de index de lectura
always_ff @(posedge clk) begin
if (write_data) begin
tag_file[index_wr] <= tag_wr;
data_file[index_wr] <= data_wr;
end
if (write_state)
state_file[index_wr] <= state_wr;
tag_rd <= tag_file[index_rd];
data_rd <= data_file[index_rd];
state_rd <= state_file[index_rd];
end
// Se inicializan todas las líneas del state file como INVALID
//FIXME: rst_n para state_file?
initial
for (int i = 0; i < DEPTH; ++i)
state_file[i] = INVALID;
endmodule
|
