1 files changed, 0 insertions, 69 deletions
diff --git a/rtl/core/regs/regs.sv b/rtl/core/regs/regs.sv
deleted file mode 100644
index f9cecad..0000000
--- a/rtl/core/regs/regs.sv
+++ /dev/null
@@ -1,69 +0,0 @@
-`include "core/uarch.sv"
-
-module core_regs
-(
-	input  logic    clk,
-	                rst_n,
-
-	input  reg_num  rd_r_a,
-	                rd_r_b,
-	                wr_r,
-	input  psr_mode rd_mode,
-	                wr_mode,
-	input  logic    wr_enable,
-	input  word     wr_value,
-	input  ptr      pc_visible,
-
-	output word     rd_value_a,
-	                rd_value_b,
-	                wr_current,
-	output logic    branch
-);
-
-	/* Las Cyclone V no tienen bloques de memoria con al menos dos puertos de
-	 * lectura y uno de escritura (tres puertos), lo más que tienen son bloques
-	 * de dos puertos en total. Podemos ponerle cinta a esto con dos copias
-	 * sincronizadas del archivo de registros.
-	 */
-
-	word pc_word;
-	logic wr_pc, wr_enable_file;
-	reg_index wr_index;
-
-	assign pc_word = {pc_visible, 2'b00};
-	assign wr_enable_file = wr_enable && !wr_pc;
-
-	core_reg_file a
-	(
-		.rd_r(rd_r_a),
-		.rd_value(rd_value_a),
-		.*
-	);
-
-	core_reg_file b
-	(
-		.rd_r(rd_r_b),
-		.rd_value(rd_value_b),
-		.*
-	);
-
-	core_reg_map map_wr
-	(
-		.r(wr_r),
-		.mode(wr_mode),
-		.is_pc(wr_pc),
-		.index(wr_index)
-	);
-
-	always_ff @(posedge clk or negedge rst_n)
-		if(!rst_n) begin
-			branch <= 0;
-			wr_current <= 0;
-		end else begin
-			if(wr_enable)
-				wr_current <= wr_value;
-
-			branch <= wr_enable && wr_pc;
-		end
-
-endmodule