diff options
| author | Alejandro Soto <alejandro@34project.org> | 2023-10-02 01:46:44 -0600 |
|---|---|---|
| committer | Alejandro Soto <alejandro@34project.org> | 2023-10-02 01:46:44 -0600 |
| commit | 70d7dc9489f4d5b91d8138e0a341eec4ad7f15b0 (patch) | |
| tree | 19f6171ade81451d40a1daf582914525eaee100a /rtl/cache/defs.sv | |
| parent | 7b329b833ec3f63b0195369e76b86cca1e5e3ad6 (diff) | |
rtl: implement exclusive monitor datapath
Diffstat (limited to 'rtl/cache/defs.sv')
| -rw-r--r-- | rtl/cache/defs.sv | 4 |
1 files changed, 2 insertions, 2 deletions
diff --git a/rtl/cache/defs.sv b/rtl/cache/defs.sv index bfefb88..e21e587 100644 --- a/rtl/cache/defs.sv +++ b/rtl/cache/defs.sv @@ -13,8 +13,8 @@ typedef logic[31:0] word; `endif /* Tenemos 512MiB de SDRAM, el resto del espacio es I/O (uncached). Usamos -* 512 líneas direct-mapped de 16 bytes cada una. El core solo realiza -* operaciones alineadas. Por tanto, cada dirección de 32 bits consta de: + * 512 líneas direct-mapped de 16 bytes cada una. El core solo realiza + * operaciones alineadas. Por tanto, cada dirección de 32 bits consta de: * - 2 bits que siempre son 0 (traducidos a byteenable por core) * - 2 bits de offset (ya que para cache la unidad direccionable es la word) * - 9 bits de index |