From 5e1773191f8f2dc055c8b2b04afb74d2d3a4d7cf Mon Sep 17 00:00:00 2001 From: Alejandro Soto Date: Wed, 4 Oct 2023 16:29:41 -0600 Subject: rtl/cache: increase to 64KiB per core --- rtl/cache/defs.sv | 10 +++++----- 1 file changed, 5 insertions(+), 5 deletions(-) (limited to 'rtl') diff --git a/rtl/cache/defs.sv b/rtl/cache/defs.sv index 0546c4d..d7c43dc 100644 --- a/rtl/cache/defs.sv +++ b/rtl/cache/defs.sv @@ -13,18 +13,18 @@ typedef logic[31:0] word; `endif /* Tenemos 512MiB de SDRAM, el resto del espacio es I/O (uncached). Usamos - * 512 líneas direct-mapped de 16 bytes cada una. El core solo realiza + * 4096 líneas direct-mapped de 16 bytes cada una. El core solo realiza * operaciones alineadas. Por tanto, cada dirección de 32 bits consta de: * - 2 bits que siempre son 0 (traducidos a byteenable por core) * - 2 bits de offset (ya que para cache la unidad direccionable es la word) - * - 9 bits de index - * - 16 bits de tag + * - 12 bits de index + * - 13 bits de tag * - 3 bits que son == 0 si cached, != 0 si uncached */ typedef logic[1:0] addr_mbz; typedef logic[1:0] addr_offset; -typedef logic[8:0] addr_index; -typedef logic[15:0] addr_tag; +typedef logic[11:0] addr_index; +typedef logic[12:0] addr_tag; typedef logic[2:0] addr_io_region; typedef logic[26:0] addr_cacheable; -- cgit v1.2.3