From 29832876ad224b7668ee1c2ba750e898fee347c3 Mon Sep 17 00:00:00 2001
From: Fabian Montero <fabian@posixlycorrect.com>
Date: Wed, 4 Oct 2023 17:51:02 -0600
Subject: explica estados de routing

---
 rtl/cache/routing.sv | 6 ++++++
 1 file changed, 6 insertions(+)

(limited to 'rtl/cache')

diff --git a/rtl/cache/routing.sv b/rtl/cache/routing.sv
index c745cfc..ea30e95 100644
--- a/rtl/cache/routing.sv
+++ b/rtl/cache/routing.sv
@@ -78,6 +78,12 @@ module cache_routing
 	assign cache_core_read = core_read && cached;
 	assign cache_core_write = core_write && cached;
 
+	// Máquina de estados:
+	// IDLE/CACHE/BYPASS
+	// Bypass: el request evita pasar por caché, para que no quede escrito el
+	// el dato. Esto sirve para periféricos, por ejemplo.
+	// Cache: el request sí pasa por caché (esto sucede para todo lo que va
+	// para RAM.
 	always_comb begin
 		transition = 0;
 		core_waitrequest = cache_core_waitrequest;
-- 
cgit v1.2.3