From 4dc4e712b21fcf08143005a56b1501f53c127a67 Mon Sep 17 00:00:00 2001 From: Alejandro Soto Date: Sun, 18 Sep 2022 17:17:02 -0600 Subject: Fix public_flat_rw signals --- pitfalls.txt | 12 ++++++++++++ 1 file changed, 12 insertions(+) (limited to 'pitfalls.txt') diff --git a/pitfalls.txt b/pitfalls.txt index 9cca2c2..b77168e 100644 --- a/pitfalls.txt +++ b/pitfalls.txt @@ -16,3 +16,15 @@ pin_assignments.tcl . Select that script, run it and try and compile the project again Nota: es *_pin_assignments.tcl y no ningún otro + + === + [II] Emulación de Avalon + === + +Para las señales fuera del top que C++ escribe, por ejemplo en tb/platform.sv, +se necesita /*verilator public_flat_rw @(negedge clk_clk)*/ en vez de +/*verilator public*/ (la última igual se usa para señales que C++ lee). Poner +lo segundo en una señal `s` hace que `assign a = s;` no tenga ningún efecto, +lo cual es difícil de depurar. + +https://github.com/verilator/verilator/issues/2262 -- cgit v1.2.3